지난 25일 화웨이가 발표한 ‘타우(τ) 법칙’은 반도체의 선폭, 즉 크기를 줄이지 않고도 신호 이동 시간을 극단적으로 줄여 반도체 성능을 계속 높일 수 있다는 원리다. 구체적으로는 논리 회로 구조를 접듯이 쌓아 집적도를 53%까지 올리는 ‘로직폴딩’ 기술이다. 지금까지 반도체 업계에 통용되던 ‘무어의 법칙’은 트랜지스터를 작게 만들어 같은 면적에 더 많이 집어넣어 성능과 효율을 올리는 방식이다. 이에 반도체 회로 선폭을 28㎚(나노미터·10억분의 1m)→14㎚→7㎚→3㎚ 등으로 줄여왔다.
허팅보 화웨이 반도체 사업부 사장은 국제회로시스템세미나(ISCAS)에서 “이러한 방식이 물리적 한계에 부딪혔고 비용 효율성이 감소해 어려움을 겪고 있다”며 “새롭고 지속 가능한 진화 경로를 찾아야 한다”고 강조했다. 타우 법칙의 특징은 네덜란드 ASML의 극자외선(EUV) 노광 장비가 필요 없다는 점이다. 현재 중국은 미국의 제재로 ASML의 EUV 공급을 받지 못하고 있다. 화웨이는 이를 통해 2031년 물리적 1.4㎚급, 1.2㎚급 칩과 유사한 성능을 내겠다는 구상이다.
세계 최대 파운드리(반도체 위탁생산) 업체인 TSMC는 2028년 1.4㎚ 칩 양산을 시작할 예정이다. 현재 TSMC와 화웨이의 생산 파트너인 중국 SMIC간 기술 격차는 약 5년으로 평가받는데 이렇게 되면 양사 기술 격차는 더 줄어든다. 삼성전자는 세계 최초 3나노 GAA 양산 노하우를 바탕으로 1.4㎚ 공정을 개발 중이며 이후 곧바로 1.0㎚ 프로젝트 팀을 가동해 기술 주도권 탈환을 노리고 있다. 블룸버그통신은 “EUV는 트랜지스터 축소에 필수이고 TSMC, 삼성전자, 인텔 등 글로벌 주요 칩 제조업체가 대량 생산을 위해 널리 사용하고 있다”며 “화웨이가 1.4㎚ 반도체를 대량으로 생산한다면 ASML의 EUV가 5㎚ 이상 진보한 칩을 대량 생산하는 데 필수라는 업계 합의를 거스르게 된다”고 분석했다. 화웨이가 미국의 제재를 피하면서 첨단 칩을 생산할 만큼 자립도를 높이면 한국 기업에 미칠 영향도 우려된다. 삼성전자는 메모리와 파운드리가 핵심 분야인데 화웨이의 미세 공정 경쟁력이 향상되면 점유율 경쟁이 불가피하다.
김형준 차세대지능형반도체사업단장(서울대 명예교수)은 “메모리 반도체 산업의 호황으로 (중국 메모리 반도체 기업) 창신메모리테크놀로지(CXMT)와 양쯔메모리테크놀로지(YMTC) 경쟁력이 살아나고 있다”며 “이들 기업의 기술이 하루가 다르게 발전하고 있어 한국을 추격하는 것이 걱정이다”고 지적했다.
다만 화웨이의 법칙이 시장의 새로운 패러다임이 될지는 지켜봐야 한다는 게 전문가 평가다. 미국의 제재를 받는 상황에서 기술 자립을 추진하는 것일 뿐 실제 양산 여부가 관건이라고 설명한다. 이종환 상명대 시스템반도체공학과 교수는 “중국 기업이 미국 규제 때문에 어려움이 있어서 이를 돌파하기 위한 것으로 아직은 가설이나 콘셉트 정도의 수준일 수 있다”며 “반도체는 아이디어가 아무리 좋아도 양산성 없으면 의미가 없어서 이론과 함께 수율 관련 수치 등도 있어야 한다”고 분석했다.
김 단장도 “단순히 신호전달 속도를 줄이는 방법이 법칙으로까지 발전하기는 어려울 것이다”며 “EUV가 없는 상황에서 고육책으로 나온 대안 같다. 배선 구조를 바꿔 고집적을 한다는 건 물리적으로 한계가 있을 것이다”고 설명했다.
(사진=게티이미지뱅크)
