엔비디아 차세대 CPU '베라'. (엔비디아 제공)
엔비디아는 27일 엔비디아 베라 CPU를 활용해 차세대 CPU·GPU 설계를 가속한다고 밝혔다. 이를 위해 케이던스(Cadence), 시놉시스(Synopsys)와 핵심 전자설계자동화(EDA) 애플리케이션 최적화를 진행 중이며, 초기 테스트에서 주요 검증·시뮬레이션 워크로드 성능이 최대 1.5배 향상된 것으로 나타났다.
최근 칩 아키텍처가 정교해지면서 설계 복잡성이 빠르게 커지고 있다. GPU와 AI가 반도체 설계 여러 영역을 가속하고 있지만, 로직 시뮬레이션·정형 검증·디지털 구현 등 핵심 EDA 워크로드는 여전히 단일 코어 성능과 효율적인 메모리 시스템을 갖춘 CPU에 크게 의존한다. CPU 성능이 전체 검증 속도와 테이프아웃(Tape-out) 시점을 결정하는 핵심 요소인 셈이다.
엔비디아는 차세대 프로세서 개발에 베라 CPU를 전면 도입하고 있다. 케이던스의 정형 검증 플랫폼 ‘재스퍼(Jasper)’와 시놉시스의 기능 검증 솔루션 ‘VCS’를 대상으로 동일 코어 수 기반 초기 테스트를 진행한 결과, 두 애플리케이션 모두 일부 워크로드에서 최대 1.5배 높은 성능을 기록했다.
베라 CPU는 88개의 맞춤형 엔비디아 올림푸스(Olympus) 코어, LPDDR5X 메모리 서브시스템, 2세대 엔비디아 스케일러블 코히어런트 패브릭을 결합해 고성능과 저지연 환경을 제공한다. 실행 속도와 처리량이 향상되면 대규모 회귀 테스트와 설계 검증 시간을 단축해 동일 기간 내 더 많은 대안을 평가할 수 있다.
반도체 개발은 아키텍처 정의 후 레지스터 전송 수준(RTL) 기술을 거쳐 시뮬레이션·검증을 통해 실리콘으로 전환된다. 각 단계가 밀접하게 연결돼 있어 초기의 검증 처리량을 높이면 잠재적 오류를 일찍 발견하고 재작업 비용을 크게 줄일 수 있다.
엔비디아는 GPU·AI와 고성능 CPU를 결합해 전체 설계 주기를 가속하는 전략을 펼치고 있다. 향후 엔비디아 리겔(Rigel) 코어 기반의 차세대 ‘로사(Rosa)’ CPU로 라인업을 확장하며 EDA 최적화를 이어갈 예정이다. 자사 CPU로 차세대 칩을 설계하는 선순환 피드백 루프를 구축해 기술 개발 속도를 높이겠다는 구상이다.
